Jacques Weber ancien Maître de conférence à l'IUT de Cachan.
Ce site accueille des documents pédagogiques : livre "Circuits numériques et synthèse logique" (Masson 1995, Epuisé, diffusé en document libre), exercices, éléments de cours, travaux pratiques, sujets de projets etc., qui ont été développés comme éléments de l'enseignement de l'électronique à l'IUT de Cachan, département Geii1 (option électronique). Pour consulter le livre en ligne : google books.
Les
opérateurs élémentaires du livre en SystemVerilog Un exemple de simulation sous Linux |
|
On y trouve également des compléments
(exercices, sources des exemples, liens intéressants)
au livre sur VHDL
et la synthèse des circuits numériques, écrit avec Maurice
Meaudre, publié aux éditions Dunod en 1997 pour la première
édition. La cinquième édition est sortie en juin 2016. Cette cinquième édition est complétée par l’ajout d’un nouveau chapitre sur la bibliothèque OSVVM (Open Source VHDL Verification Methodology). |
|
Sorti en 2009 :
Le Langage SystemVerilog - Synthèse et Vérification des
Circuits Numériques Complexes
|
Polycopiés consultables en ligne (html) |
|
Automates ou machines à états (finite state machines) : principes |
|
Systèmes Bouclés
: initiation à l'automatique |
|
Documents téléchargeables (pdf) |
|
Langage évolué ou assembleur (du C à la machine, exemples sur HC12) |
|
Quelques sujets de devoirs surveillés : |
|
Et sur cette question de l'énergie : pensez à voir ce que fait l'association Négawatt | |
"VHDL, cours et exercices", Dunod éd. |
|
|
|
Liens "amis"
et très utiles |
Jacques
Olivier KLEIN |
Stéphane
POUJOULY |
Courrier : jacqweber=chez=gmail.com
03 juillet 2023